Xilinx KCU116: Cenově efektivní vývojová platforma FPGA pro síť a úložiště s rychlostí 100 Gb/s

Řada Kintex® UltraScale+™ je považována za FPGA zařízení s nejlepším poměrem cena/výkon/watty postavené na technologii TSFC 16 nm FinFET od společnosti Xilinx®. Díky kombinaci nové paměti UltraRAM a nové technologii optimalizace propojení (SmartConnect) poskytuje toto zařízení cenově nejefektivnější řešení pro aplikace, které vyžadují transceivery se špičkovými funkcemi pro jádra s připojením 100 Gb/s. Tato řada je navržena speciálně pro síťové a úložné aplikace, jako je zpracování síťových paketů a bezdrátová technologie MIMO, kabelové sítě s rychlostí 100 Gb/s, akcelerace sítí v průmyslových a datových centrech a akcelerace úložiště NVMe SSD (polovodičový disk). V tomto článku je představena implementace síťového řešení 100 Gb/s s technologií TCP Offload Engine a NVMe SSD ve vyhodnocovací sadě KCU116 společnosti Xilinx s využitím produktů od společnosti Design Gateway – jádra TOE100G-IP, které je určeno pro řešení CPU s přenosem TCP 12 GB/s přes rozhraní 100 GbE, a jádra NVMeG4-IP, které je schopno dosáhnout neuvěřitelně rychlého výkonu přibližně 4 GB/s na SSD.

Úvod do vyhodnocovací sady Kintex® UltraScale+ KCU116

KCU116 je ideální produkt k vyhodnocení klíčových funkcí řady Kintex UltraScale+, zejména výkonu transceiveru s rychlostí 28 Gb/s. Tato sada je vhodná pro rychlé prototypování založené na azařízení FPGA XCKU5P-2FFVB676E.

Na desce jsou integrovány 1GB 32bitové rozšiřující porty DDR4-2666 FMC pro 1× M.2 NVMe SSD a pruhy PCIe Gen4 x8 pro až 2× rozhraní M.2 NVMe SSD. Transceivery GTY 16 × 28 Gb/s jsou k dispozici pro implementaci rozhraní PCIe Gen4 i 100 GbE a nabízejí řadu periferních rozhraní a logiku FPGA pro uživatelsky přizpůsobené návrhy.

Obrázek 1: Vyhodnocovací sada KCU116 (Zdroj obrázku: Xilinx Inc.)

Spolu s IP jádry společnosti Design Gateway poskytuje sada KCU116 vše, co je nezbytné pro vývoj nejmodernějších síťových a úložných řešení s rychlostí 100 Gb/s, aniž by bylo nutné podporovat MPSoC.

Implementace síťových a úložných řešení 100 Gb/s

Obrázek 2: Schéma síťového a úložného řešení 100 Gb/s v sadě KCU116 (Zdroj obrázku: Design Gateway)

Přestože zařízení Kintex UltraScale+ neobsahují technologii MPSoC, jako je Zynq UltraScale+, je možné implementovat síťové zpracování a zpracování úložného protokolu NVMe bez potřeby procesorů a OS, a to využitím řešení IP jader společnosti Design Gateway:

1. TOE100G-IP: úplné zásobníkové IP jádro 100 GbE s protokolem TCP bez nutnosti CPU
2. NVMeG4-IP: samostatný hostitelský řadič NVMe s integrovaným jádrem PCIe Gen4 Soft IP

Jak jádro TOE100G-IP, tak NVMeG4-IP mohou pracovat bez nutnosti CPU/OS/řadiče. Uživatelskou logiku pro řízení a datovou cestu s oběma adresami IP lze implementovat čistě hardwarovou logikou nebo operačním systémem bare-metal od společnosti Microblaze, což umožňuje rychlejší a snadnější vývoj aplikací a algoritmů na vysoké úrovni, aniž byste se museli starat o komplikované síťové protokoly a protokoly NVMe. To otevírá nové příležitosti pro pokročilá řešení na úrovni systému, jako je snímání dat senzorů, výpočet na desce a výpočetní zařízení Edge založená na AI.

Jádro TOE100G-IP společnosti Design Gateway pro zařízení UltraScale+

Obrázek 3: Systémy TOE100G-IP (Zdroj obrázku: Design Gateway)

IP jádro TOE100G implementuje zásobník TCP/IP (v hardwire logice) a připojuje se ke 100Gb modulu ethernetového subsystému Xilinx pro hardware nižší vrstvy. Uživatelské rozhraní IP jádra TOE100G se skládá z rozhraní registrace pro řídicí signály a rozhraní FIFO pro datové signály. IP jádro TOE100G je navrženo pro připojení ke 100Gb ethernetovému subsystému, který k připojení k uživatelskému rozhraní používá 512bitový AXI4-ST. Ethernetový subsystém poskytovaný společností Xilinx zahrnuje funkce EMAC, PCS a PMA. Taktovací frekvence uživatelského rozhraní 100Gb ethernetového subsystému je rovna 322,265 625 MHz.

Funkce jádra TOE100G-IP

• Implementace úplného zásobníku TCP/IP
• Podpora jedné relace jedním IP jádrem TOE100G (více relací lze implementovat pomocí více IP jader TOE100G)
• Podpora režimu serveru i klienta (pasivní/aktivní otevírání a zavírání)
• Podpora rámce Jumbo
• Jednoduché datové rozhraní pomocí standardního rozhraní FIFO
• Jednoduché ovládací rozhraní pomocí rozhraní RAM s jedním portem

Použití zdrojů FPGA na zařízení FPGA XCKU5P-2FFVB676E je uvedeno v tabulce 1 níže.

Tabulka 1: Ukázková statistika implementace zařízení Kintex Ultrascale+

Další podrobnosti o jádru TOE100G-IP jsou popsány v katalogovém listu, který lze stáhnout z webových stránek společnosti Design Gateway.

Hostitelský řadič NVMe PCIe Gen4 společnosti Design Gateway pro transceivery GTY

Zařízení Kintex UltraScale+ je vybaveno transceiverem GTY, který podporuje rozhraní PCIe Gen4, ale integrovaný blokový procesor a procesor ARM PCIe Gen4 k dispozici není.

Společnost Design Gateway tento problém vyřešila vývojem jádra NVMeG4-IP, které je schopné fungovat jako samostatný hostitelský řadič NVMe se zabudovaným PCIe Soft IP a můstkovou logikou PCIe v jednom jádru. Povolení přístupu SSD NVMe PCIe Gen4 zjednodušuje uživatelské rozhraní a umožňuje navrhnout standardní funkce pro snadné použití, aniž by bylo nutné znát protokol NVMe.

Obrázek 4: Blokové schéma jádra NVMeG4-IP (Zdroj obrázku: Design Gateway)

Funkce jádra NVMeG4-IP

• Schopnost implementovat aplikační vrstvu, vrstvu transakcí, vrstvu datového spojení a některé části fyzické vrstvy pro přístup k NVMe SSD bez CPU nebo externí paměti DDR
• Funguje s Xilinx PCIe PHY IP konfigurovaným jako 4pruhové PCIe Gen4 (256bitové sběrnicové rozhraní)
• Zahrnuje datovou vyrovnávací paměť RAM 256 kbajtů
• Podporuje šest příkazů, tj. identifikaci, vypnutí, zápis, čtení, SMART a vyprázdnění (k dispozici je volitelná podpora dalších příkazů)
• Uživatelská taktovací frekvence musí být větší nebo rovna taktu PCIe (250 MHz pro Gen4)

Použití zdrojů FPGA na zařízení FPGA XCKU5P-2FFVB676E je uvedeno v tabulce 2 níže.

Tabulka 2: Ukázková statistika implementace zařízení Kintex Ultrascale+

Další podrobnosti o jádru NVMeG4-IP jsou popsány v katalogovém listu, který lze stáhnout z webových stránek společnosti Design Gateway.

Příklad implementace TOE100G-IP a výsledku výkonu v sadě KCU116

Na obrázku 5 je uveden přehled referenčního návrhu založeného na sadě KCU116, který předvádí implementaci jádra TOE100G-IP. Demo systém zahrnuje systémy Bare-metal OS Microblaze, uživatelskou logiku a ethernetové subsystémy 100 Gb společnosti Xilinx.

Obrázek 5: Blokové schéma demo systémů TOE100G-IP (Zdroj obrázku: Design Gateway)

Demo systém je navržen tak, aby vyhodnotil provoz jádra TOE100G-IP v klientském i serverovém režimu. Logika testu umožňuje odesílat a přijímat data s testovacím vzorem pro nejvyšší možnou rychlost dat na straně uživatelského rozhraní. U rozhraní 100 GbE se sadou KCU116 jsou vyžadovány čtyři transceivery SFP+ (25GBASE-R) a optický kabel, jak je znázorněno na obrázku 6.

Obrázek 6: Demo prostředí jádra TOE100G-IP nastaveného v sadě KCU116 (Zdroj obrázku: Design Gateway)

Příklad výsledku testu při porovnání 100G s ostatními (1G/10G/25G/40G) je uveden na obrázku 7.

Obrázek 7: Srovnání výkonu jádra TOE100G-IP s 1G/10G/25G/40G v sadě KCU116 (Zdroj obrázku: Design Gateway)

Výsledek testu ukazuje, že jádro TOE100G-IP je schopné dosáhnout rychlosti přenosu TCP přibližně 12 GB/s.

Příklad implementace jádra NVMeG4-IP a výsledku výkonu v sadě KCU116

Na obrázku 8 je uveden přehled referenčního návrhu založeného na sadě KCU116, který předvádí implementaci jádra NVMeG4-IP. Je možné implementovat více instancí jádra NVMeG4-IP k dosažení vyššího výkonu úložiště, pokud jsou zdroje FPGA k dispozici v přizpůsobeném designu uživatele.

Další podrobnosti o referenčním návrhu s jádrem NVMeG4-IP naleznete v dokumentu referenčního návrhu s jádrem NVMeG4-IP uvedeném na webových stránkách společnosti Design Gateway.

Obrázek 8: Přehled referenčního návrhu s jádrem NVMeG4-IP (Zdroj obrázku: Design Gateway)

Demo systém je navržen pro zápis/ověřování dat pomocí NVMe SSD v sadě KCU116. Uživatel ovládá testovací provoz prostřednictvím sériové konzoly. Pro rozhraní NVMe SSD se sadou KCU116 je vyžadována deska adaptéru AB18-PCIeX16, jak je znázorněno na obrázku 9.

Obrázek 9: Demo prostředí jádra NVMeG4-IP nastaveného v sadě KCU116 (Zdroj obrázku: Design Gateway)

Příklad výsledku testu při spuštění demo systému v sadě KCU116 při použití 512GB disku Samsung 970 Pro je uveden na obrázku 10.

Obrázek 10: Výkon čtení/zápisu NVMe SSD v sadě KCU116 s použitím disku Samsung 970 PRO S (zdroj obrázku: společnost Design Gateway)

Závěr

Jak jádro TOE100G-IP, tak NVMeG4-IP poskytují řešení pro využití schopnosti připojení 100 Gb/s na desce sady KCU116 pro implementaci síťových a úložných NVMe aplikací. Jedno jádro TOE100G-IP je schopné přenosu přibližně 12 GB TCP přes 100 GbE. Jádro NVMeG4-IP může poskytnout velmi vysoce výkonné úložiště s NVMe PCIe Gen4 při přibližně 4 GB/s na SSD. K vytvoření řadiče RAID0 lze použít více instancí NVMeG4-IP a zvýšit výkon úložiště tak, aby odpovídal přenosové rychlosti 100 GbE.

Vyhodnocovací sada KCU116 a síťová a úložná IP řešení společnosti Design Gateway umožňují příležitost dosáhnout cíle nejvyššího možného výkonu s nejnižším možným využitím zdrojů FPGA pro cenově velmi efektivní řešení nebo produkt založený na zařízení Xilinx® Kintex UltraScale+®.

Další informace o modelech TOE100G-IP a NVMeG4-IP naleznete v katalogovém listu, dostupném referenčním návrhu a nastavení demo prostředí na webu společnosti Design Gateway:

https://dgway.com/TOE100G-IP_X_E.html

https://dgway.com/NVMeG4-IP_X_E.html