Základy syntezátorů s fázovým závěsem

Rostoucí datové rychlosti ve vysokorychlostních sériových komunikačních sběrnicích vyžadují systémové hodiny s vyššími frekvencemi, vynikající stabilitou, vyšším frekvenčním rozlišením a vyšší čistotou signálu. Přímé digitální syntezátory tyto vlastnosti nabízejí, ale pouze při frekvencích do 2 nebo 3 GHz. Je vyžadováno řešení pro frekvence až desítky gigahertzů.

Toto řešení začíná u analogových frekvenčních syntezátorů založených na smyčce fázového závěsu (PLL), které generují taktovací frekvence až 30 GHz. Dále používají syntezátory s celočíselným dělicím poměrem N (které násobí referenční frekvenci celočíselnou hodnotou) a syntezátory se zlomkovým dělicím poměrem N (které násobí referenční frekvenci necelými zlomkovými hodnotami) speciální techniky, které minimalizují fázový šum a podobné nečistoty signálu.

V tomto článku jsou popsány návrhy frekvenčních syntezátorů jak s celočíselným, tak se zlomkovým dělicím poměrem N pomocí ukázkových zařízení od společnosti Analog Devices. V článku také upozorňujeme na inovace, které umožňují použití těchto zařízení pro vysokorychlostní sériová datová spojení i pro radary s technikou frekvenčního skákání.

Syntezátory se smyčkou fázového závěsu s celočíselným dělicím poměrem N

Obvody fázových závěsů se používají pro řízení frekvencí a fází. Lze je nakonfigurovat jako zdroje hodin, frekvenční multiplikátory, demodulátory, sledovací generátory nebo obvody obnovení taktovacího signálu. Každá z těchto aplikací vyžaduje jiné vlastnosti, ale všechny používají stejnou základní koncepci obvodu. Obrázek 1 ukazuje blokové schéma základního fázového závěsu nakonfigurovaného jako frekvenční multiplikátor.

Obrázek 1: Blokové schéma klasického frekvenčního syntezátoru se smyčkou fázového závěsu s celočíselným dělicím poměrem N. (Zdroj obrázku: společnost DigiKey)

Provoz tohoto obvodu je typický pro všechny smyčky fázového závěsu. Je to v zásadě zpětnovazební řídicí systém, který řídí fázi napěťově řízeného oscilátoru (VCO). Vstupní signál je aplikován na předdělič škálování, který dělí vstupní frekvenci faktorem R. Výstupem předděliče je referenční frekvence, která tvoří jeden vstup detektoru fázové frekvence (PFD).

Druhým vstupem PFD je zpětnovazební signál z výstupu čítače dělení N. Normálně, pokud je smyčka fázového závěsu zavěšena, budou frekvence obou signálů téměř stejné. Výstupem fázového detektoru je napětí úměrné fázovému rozdílu mezi dvěma vstupy. Pokud je smyčka přerušena, jako se to stává při spuštění, nebo pokud dojde k velkému okamžitému posunu frekvence vstupu, pracuje detektor fázové frekvence tak, že řídí provozní frekvenci fázové smyčky na požadované nastavení. Po dosažení této frekvence se PFD vrátí do režimu fázového detektoru a má výstup úměrný fázovému rozdílu mezi referenční frekvencí a zpětnovazebním signálem.

Detektor fázové frekvence pohání nábojovou pumpu, která je bipolárním spínaným zdrojem proudu. To znamená, že může vysílat kladné a záporné proudové impulsy do smyčkového filtru fázového závěsu.

Smyčkový filtr vyhlazuje chybový signál fáze a také určuje dynamické charakteristiky fázového závěsu. Filtrovaný signál řídí VCO. Všimněte si, že výstup VCO je na frekvenci, která je N-násobkem vstupu přiváděného na referenční vstup frekvence do detektoru fázové frekvence a je N- nebo R-násobkem vstupu frekvence. Tento výstupní signál je odesílán zpět do fázového detektoru přes dělič N-čítačem.

Normálně je smyčkový filtr navržen tak, aby odpovídal charakteristikám požadovaným aplikací fázového závěsu. Pokud má fázový závěs získávat a sledovat signál, bude šířka pásma smyčkového filtru větší, než kdyby očekávala pevnou vstupní frekvenci. Frekvenční rozsah, který fázový závěs přijme a zavěsí se na něj, se nazývá „rozsah snímání“. Jakmile je fázový závěs zavěšen a sleduje signál, rozsah frekvencí, které bude fázový závěs sledovat, se nazývá „rozsah sledování“. Obecně je rozsah sledování větší než rozsah snímání. Smyčkový filtr také určuje, jak rychle se může frekvence signálu měnit a stále udržovat zavěšení – tj. maximální rychlost přeběhu. Čím užší je šířka pásma smyčkového filtru, tím menší je dosažitelná fázová chyba. Děje se tak na úkor pomalejší odezvy a sníženého rozsahu snímání. Fázové závěsy používané v hodinových aplikacích pracují primárně na pevných frekvencích. Obecně by šířka pásma smyčkového filtru měla být mnohem menší než referenční frekvence.

Vzhledem k tomu, že výstupní frekvence fázového závěsu je celočíselným násobkem referenční frekvence, její frekvenční rozlišení se rovná referenční frekvenci. Získání jemnějšího frekvenčního rozlišení vyžaduje snížení referenční frekvence, což se provádí pomocí čítače předděliče R.

Komerčním příkladem frekvenčního syntezátoru s celočíselným dělicím poměrem N je nízkošumový syntezátor LTC6946IUFD-3#PBF společnosti Analog Devices, 0,64 až 5,790 GHz s integrovaným VCO a vynikajícím rušivým výkonem (obrázek 2). Patří do řady čtyř integrovaných obvodů syntetizátorů, z nichž každý má jiný frekvenční rozsah a pokrývá celkový rozsah od 0,373 do 6,390 GHz.

Obrázek 2: Blokové schéma frekvenčního syntezátoru LTC6946IUFD-3#PBF společnosti Analog Devices s celočíselným dělicím poměrem N s integrovaným VCO. (Zdroj obrázku: společnost Analog Devices)

Tento syntezátor vyžaduje externí smyčkový filtr dodávaný uživatelem, který lze optimalizovat pro konkrétní aplikaci. K dispozici je interní předdělič s čítačem s rozsahem dělení od 1 do 1023. Dělič smyčky má rozsah od 32 do 65535. Proud nábojové pumpy je nastavitelný od 250 mA do 11,2 mA, aby odpovídal požadavkům smyčkového filtru.

Syntezátory smyčky fázového závěsu se zlomkovým dělicím poměrem

Frekvenční rozlišení syntezátoru fázového závěsu lze zlepšit zmenšením velikosti kroku na menší než celočíselné hodnoty – tj. provedením dělicích kroků v děliči smyčky (N). Toho je dosaženo dynamickou změnou nebo „váhami“ hodnoty odpočítávání. To znamená, že nastavení děliče udržuje hodnotu N pro pevný počet cyklů výstupní frekvence fázového závěsu a je pravidelně krokováno na jinou hodnotu, například N + 1. Pokud je například nastavení děliče 4 pro tři referenční období a 5 pro čtvrtý referenční cyklus, pak je efektivní odpočítávání 4,25. Jedním ze způsobů, jak toho dosáhnout, je použití akumulátoru, jak je znázorněno na obrázku 3.

Obrázek 3: Blokové schéma syntezátoru fázového závěsu se zlomkovým dělicím poměrem N pomocí akumulátoru k modulování počtu děličů. (Zdroj obrázku: společnost DigiKey)

Akumulátor počítá výstupní impulsy z děliče a každou hodnotu M, kde M je modul akumulátoru, vydává nosný bit, který mění vstup děliče. Obrázek 4 pokračuje v příkladu nastavení zlomkového děliče na 4,25.

Obrázek 4: Diagram časování pro syntezátor se zlomkovým dělicím poměrem N s použitím akumulátoru. (Zdroj obrázku: společnost DigiKey)

Akumulátor je řízen děleným výstupem a počítá shodně podle modulu čtyři, tj. hodnota M se rovná čtyřem. Každý čtvrtý impuls generuje nosný výstup, který zvyšuje počet děličů o jeden. Akumulátor se resetuje a začne znovu počítat. Zvýšení nastavení děliče posune výstupní frekvenci, což má za následek akumulovanou chybu fázového posunu. Sledování fázové chyby zobrazuje hodnotu pulzu jako funkci času.

Průměrné nastavení děliče je 4,25, ale výstup syntezátoru je fázově modulovaný, což má za následek rušivé tóny na výstupu. Při pohledu na stav akumulátoru je zřejmé, že sleduje fázovou chybu. To lze použít k odstranění modulace, jak je znázorněno na obrázku 5.

Obrázek 5: Použití stavu akumulátoru s D/A převodníkem ke zrušení fázové modulace kvůli váhám zlomkového dělicího poměru N. (Zdroj obrázku: společnost DigiKey)

Stav akumulátoru je převeden na analogový digitálně-analogovým (D/A) převodníkem, škálován a odečten od výstupu detektoru fázové frekvence, aby se zrušila fázová modulace kvůli váhám zlomkového dělicího poměru N. To je třeba dělat velmi opatrně; pokud korekční signál neodpovídá přesně fázové chybě, vzniknou rušivé tóny na výstupu.

Zadání sigma-delta modulátoru

Periodicita v akumulátoru je příčinou rušivých výstupů ze syntezátoru. Pokud je akumulátor nahrazen sigma-delta modulátorem, lze použít digitální techniky k modulaci počtů děliče tak, aby se minimalizovaly rušivé reakce a šum. Tato náhrada je znázorněna na obrázku 6.

Obrázek 6: Nahrazení akumulátoru sigma-delta modulátorem umožňuje použít digitální techniky ke změně počtu děličů, aby se snížily rušivé odezvy. (Zdroj obrázku: společnost DigiKey)

V topologii sigma-delta modulace se skutečně používají dvě běžné digitální techniky. První zahrnuje zvýšení počtu N děličů v širším rozsahu hodnot tak, že průměrný faktor dělení vytvoří požadovanou hodnotu zlomkového děliče. Tím se sníží primární zlomková rušení. Syntezátor s akumulátorem mění počet mezi dvěma stavy. Toto je metoda modulace prvního řádu. Sigma-delta fázový závěs se zlomkovým dělicím poměrem n-tého řádu moduluje N čítač mezi 2ⁿ různých hodnot. Například modulátor třetího řádu by střídal mezi osmi různými hodnotami děliče a modulátor čtvrtého řádu by střídal mezi 16 různými hodnotami děliče.

Druhá digitální technika – označovaná také jako váhy („dithering“) – zahrnuje randomizaci 2^N posloupnosti tak, aby byla pseudonáhodná. Zatímco se stále udržuje průměrný poměr děliče se zlomkovým dělicím poměrem, převádí se zlomková rušení na tvarovaný náhodný šum takovým způsobem, že jej lze filtrovat pomocí fázového závěsu.

Komerční verzí sigma-delta syntezátoru se zlomkovým dělicím poměrem N je ADF5610BCCZ společnosti Analog Devices, nízkošumový syntezátor se zlomkovým dělicím poměrem N 0,57 MHz až 14,6 GHz s integrovaným VCO (obrázek 7).

Obrázek 7: Blokové schéma syntezátoru ADF5610BCCZ společnosti Analog Devices, který podporuje konfigurace jak zlomkového, tak celočíselného dělicího poměru N. (Zdroj obrázku: společnost Analog Devices)

Syntezátor ADF5610 vyžaduje externí referenční oscilátor a smyčkový filtr. Má integrovaný VCO se základní frekvencí od 3650 MHz do 7300 MHz. Tyto frekvence jsou interně zdvojeny a směrovány na pin RFOUT. K dispozici je diferenciální výstup, který umožňuje dělení zdvojnásobené frekvence VCO faktory 1, 2, 4, 8, 16, 32, 64 nebo 128, což umožňuje generování RF výstupních frekvencí pouhých 57 MHz.

Syntezátor ADF5610 využívá pokročilý sigma-delta modulátor s 24bitovým modulem zlomkového dělicího poměru, který dosahuje výjimečně nízkých rušivých úrovní. Stejně jako u všech syntetizátorů používajících sigma-delta modulátor používá toto zařízení techniky digitálního zpracování signálu k nalezení požadovaného průměrného zlomkového dělicího poměru. Tento proces, taktovaný rychlostí PFD, produkuje výstupní modulační šum zvaný kvantizační šum s vysokou frekvenční odezvou. Externí smyčkový filtr dolní propusti se používá k filtrování tohoto kvantizačního šumu na úroveň pod fázovým šumem VCO, čímž se zabrání tomu, aby šum přispíval k celkovému fázovému šumu systému.

Syntezátor ADF5610 také obsahuje přesný frekvenční režim pro chybu frekvence 0 Hz. Tento režim je schopen generovat přesné frekvence mezi sousedními celočíselnými N hraničními kroky a přitom stále používat plný 24bitový modul fázového akumulátoru. Dosahuje přesných frekvenčních kroků s vysokou rychlostí porovnání fázových detektorů, což umožňuje fázovému závěsu v tomto režimu udržovat vynikající fázový šum a rušivý výkon.

Dalším syntezátorem fázového závěsu je model ADF4169CCPZ-RL7 společnosti Analog Devices, který lze konfigurovat buď jako celočíselné N, nebo zlomkové N zařízení. Pracuje s šířkou pásma RF až 13,5 GHz s modulací a generováním vlnové křivky. Syntezátor využívá externí referenční vstup frekvence, VCO a smyčkový filtr. Obsahuje sigma-delta modulátor třetího řádu pro frakční syntézu N, který lze deaktivovat, což zařízení umožňuje pracovat v celočíselném režimu N (obrázek 8).

Obrázek 8: Syntezátor ADF4169CCPZ-RL7 společnosti Analog Devices používá sigma-delta modulátor třetího řádu. (Zdroj obrázku: společnost Analog Devices)

Syntezátor ADF4158WCCPZ-RL7 je určen pro použití v radarech s frekvenčně modulovanými kontinuálními vlnami (FMCW). Syntezátor zvládá různé typy modulovaných průběhů křivek ve frekvenční doméně, včetně pilovitých a trojúhelníkových ramp. Jedná se o speciální funkci nezbytnou v radarových aplikacích.

Závěr

Rostoucí datové rychlosti ve vysokorychlostních sériových komunikačních sběrnicích vyžadují, aby konstruktéři hledali pro systémové hodiny jiná řešení než přímé digitální syntezátory, které fungují nejlépe do 3 GHz. Frekvenční syntezátory založené na smyčce fázového závěsu využívající topologie s celočíselným N a zlomkovým N dělicím poměrem poskytují stabilní, nízkošumové signály pro vysokofrekvenční hodiny, sériovou datovou komunikaci a radarové aplikace pro frekvence až desítek gigahertzů.